PATENT ABSTRACTS OF JAPAN

(11)Publication number: 02-246585 (43)Date of publication of application: 02.10.1990

(51)Int.Cl. H04N 5/335

(21)Application number: 01-066133 (71)Applicant: HITACHI LTD

(22)Date of filing: 20.03.1989 (72)Inventor: NAKAMURA SHIGEO


TAKANAMI HIROO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To transmit a signal in both directions without increasing the number of external terminals by using an initial pulse as the pulse which indicates the signal transmission direction.

CONSTITUTION: An initial pulse HINR which indicates the shift operation in the right direction (reverse) is supplied to the gate of a MOSFET Q4, and an initial pulse HINF which indicates the shift operation in the left direction (forward) is supplied to the gate of a MOSFET Q5. An output signal OUT1 of a first circuit in the next stage is supplied to the gate of a MOSFET Q6. Since initial pulses are used as pulses which indicate signal transmission directions in this manner, the signal is transmitted selectively in both directions from one to the other or inversely without increasing the number of external terminals.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

@ 公 開 特 許 公 報 (A) 平2-246585

@Int. Cl. 1

識別記号

庁内整理番号

郵公開 平成2年(1990)10月2日

H 04 N 5/335

E

8838-5C

審査請求 未請求 請求項の数 3 (全11頁)

半導体集積回路装置 49発明の名称

> ②)特 顧 平1-66133

願 平1(1989)3月20日 22出

中村 @発 明 者

重 雄

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

個発 明 者 高波 博郎

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

株式会社日立製作所 の出 顔 人

東京都千代田区神田駿河台4丁目6番地

弁理士 小川 勝男 外1名 70代 理 人

1. 発明の名称

半導体集積回路装置

2. 特許請求の範囲

1. 第1のタイミングパルスがドレインに供給さ れ、そのゲート容量を記憶手段とし、ソースか ら出力信号を送出させる第1のMOSFETと、 上記第1のMOSFETのゲートとソースとの 間に設けられた容量手段と、上記第1のMOS FBTのソースの信号を伝える一方向性素子と・ を含む第1の回路と、上記第1のタイミングバ ルスとは相互に位相が異なる第2のタイミング パルスがドレインに供給され、そのゲート容量 を配催手段とし、ソースから出力信号を送出さ せる第2のMOSFETと、上記第2のMOS FETのゲートとソースとの間に設けられた容 量手段と、上記第2のMOSFBTのソースの 信号を伝える一方向性素子とを含む第2の回路 とを対とする複数の単位回路と、一方向性素子 を介して一方の信号伝達方岗を指示するパルス

がゲートに供給され、ドレインに上記第1のタ イミングパルスが供給される信号伝達方向を記 憶する第1のMOSFETと、一方向性素子を 介して他方の信号伝達方向を指示するパルスが ゲートに供給され、ドレインに上配第1のタイ ミングパルスが供給される信号伝達方向を記憶 する第2のMOSFETと、上記信号伝達方向 を記憶する第1と第2のMOSFETのソース から択一的に出力される制御信号によりそれぞ れスイッチ制御され、上記一方向性素子を通し た信号を前段又は次段に配置される第1又は第 2の回路のMOSFETのゲートに伝える一対 のスイッチMOSFETと、上記第1のタイミ ングパルスを受け、上記一方又は他方の伝達方 **刺を指示するパルスを一方の端に配置される単** 位回路における第2の回路及び他方の端に配置 される単位囲路における第2の回路の第2のM OSFBTのゲートに初期信号を供給する一対 の入力回路とからなる信号伝達回路を具備する ことを特徴とする半導体集積回路装置。

- 3. 上記双方向ダイナミック型シフトレジスタと しての動作を行う信号伝達回路は、MOS形固 体摄像装置における光電変換信号統み出し動作 を行う走査信号を形成するものであることを特 徴とする特許請求の範囲第2項記載の半導体集 積回路装置。
- 3. 発明の詳細な説明

消費電力化が可能になる。

しかしながら、ダイナミック型シフトレジスタ としては、スタティック型シフトレジスタのよう ように双方向にシフト動作を行うものが開発され ていないため、上記固体機像装置にあっては走査 方向が一義的に決められてしまう。通常のビディ オテープレコーダ等に用いられる固体摄像装置に あっては、上記走査方向が一義的に決められてい ることによる格別な問題は指摘されいないのが現 状である。しかしながら、監視装置にあっては、 カメラ本体を隠すためにミラーを用いて撮影する ことの必要がしばしば生じる。ミラーを用いて提 影を行うと被写体の左右が逆転したものを摄影す ることなる。したがって、それをモニターすると き又はビディオテーブレコーダに録適したものを 再生するとき、左右が入れ換わった画像を見るこ とになってしまう。そこで、走査方向を逆にした 固体損像装置を形成することが考えられるが、そ の用途が限られてしまうため量産性が悪くなって コスト高になる。また、上記のようなダイナミッ

(産業上の利用分野)

この発明は、半導体集積回路装置に関し、例えばダイナミック型シフトレジスタを含むMOS形 固体通像装置に利用して有効な技術に関するものである。

(従来の技術)

世来より、フォトダイオードとスイッチMOSFET (絶縁ゲート形電界効果トランジスタ)との組み合わせからなるMOS形固体機像装置が公知である。このような固体機像装置に関しては、例えばコロナ社「摄像工学。買126~買147、1985年9月「テレビジョン学会技術報告」買49~買54、及び特開昭56~152382号等公報がある。

(発明が解決しようとする課題)

上記のような固体機像装置においては、水平走 査動作及び垂直走査動作を行うために、ダイナミ ック型シフトレジスタが用いられる。このような 走査回路にダイナミック型シフトレジスタを用い ることによって、回路の簡素化及び高密度化と低

ク型シフトレジスタに双方向シフト機能を設ける 場合、外部端子数を増加させないことが半導体集 積回路装置のパッケージの小型化を図る上で望ま しい。

この発明の目的は、信号の伝達方向を双方向に 行うことを可能にしたダイナミック型信号伝達回 路を含む半導体集積回路装置を提供することにあ る。

この発明の他の目的は、外部端子数を増加させることなく、双方向のダイナミック型シフトレジスタを含む半導体集積回路装置を提供することにある。

この発明の前記ならびにそのほかの自的と新規 な特徴は、本明細書の記述および派付図面から明 らかになるであろう。

(課題を解決するための手段)

本願において開示される発明のうち代表的なものの機関を簡単に説明すれば、下記の通りである。 すなわち、第1のタイミングパルスとノンオーバ ーラップのもとに位相が異なる第2のタイミング バルスとがそれぞれドレインに供給され、そのゲ ート容量を記憶手段とし、ソースから出力信号を 送出させるMOSFETと、上記MOSFETの ゲートとソースとの間に設けられた容量手段と、 上記MOSFETのソースの信号を伝える一方向 性素子とをそれぞれ含む第1と第2の回路を一対 とする複数の単位回路と、信号伝達方向を択一的 に指示する制御信号によりそれぞれスイッチ制御 され、上記一方向性素子を通した信号を前段又は 次段に配置される第1又は第2の回路のMOSF BTのゲートに伝える一対のスイッチMOSFE T及び一方と他方の端に配置される単位回路に上 配制御信号によって択一的に動作状態にされる一 対の人力回路とにより信号伝達回路を構成すると ともに、上記信号伝達方向を指示する制御信号を 一方向性素子を介して信号伝递の指示を兼ねるイ ニシャルパルスがゲートに供給され、ドシインに 上記第1のタイミングパルスが供給される信号伝 連方向を記憶するMOSFETのソースから出力 させる。

態になり、そのドレインに供給されるタイミング パルスH1のハイレベルをソース側に伝える。ソ - ス側の信号は出力信号OUTIとされる。この とき、MOSFETQ1のしきい値電圧によって 出力信号CUT1のレベルが低下してしまうのを 訪ぐために、MOSFETQIのゲートとソース 間にはブートストラップ容量C1が設けられる。 上記MOSFETQ1のソースには、信号伝達動 作を行うためにダイオード形態にされたMOSF ETQ3が設けられる。このMOSFETQ3は、 MOSFETQ1のソース側のハイレベルの信号 を伝達するという一方向性業子としての動作を行 う。特に制限されないが、上記MOSFETQ1 のソースと回路の接地電位点との間には、出力信 号OUT1を高速にリセットさせるためのリセッ トMOSFETQ2が設けられる。このリセット MOSFETQ2のゲートには、上記タイミング パルスHlと互いにハイレベルが重なり合うこと が無いようなノンオーバーラップ頻構を持って位 相が異なるようにされたタイミングパルスE2が

(作用)

上記した手段によれば、信号伝達方向を指示するパルスとしてイニシャルパルスを利用できるから、外部端子数の増加を助止しつつ一方から他方又はその逆方向に向かって選択的に信号伝達動作を行わせることが可能となる。

[実施例]

第1図は、この発明をダイナミック型シフトレジスタに適用した場合の一実施例の回路図が示されている。同図の各回路素子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような1個の半導体基板上において形成される。同図には、図面が複雑になってしまうのを避けるためにOUT1ないしOUT4からなる4ビットのダイナミック型シフトレジスタが例示的に示されている。

MOSFETQ1は、記憶動作と出力動作を行う。すなわち、MOSFETQ1は、そのゲート容量を記憶手段としている。ゲート容量にハイレベルが保持されると、MOSFETQ1はオン状

供給される。

上記ダイオード形態のMOSFETQ3のソー ス側(ノードN4)には、MOSFETQ1の出 力信号OUT1を伝達させるための伝達回路が設 けられる。この実施例では、この回路が左端に設 けられる関係から、右方向へのシフト動作を実現 するスイッチMOSFETQ!?が設けられる。 すなわち、他の単位回路では双方向のシフト動作 を行うようスイッチMOSFETが設けられるが、 上記回路ではそれが省略される。上記MOSFR TQ12のゲートには、後述するようなノードN 6の信号が供給される。また、上記第1の回路の ノードN4と個路の接地電位HSとの間には、リ セット用MOSFETQ4~Q6が設けられる。 MOSFETQ4のゲートには、右方向(リバー ス) へのシフト動作を指示するイニシャルバルス HINRが供給され、MOSFETQ5のゲート には左方向(フォワード)へのシフト動作を指示 するイニシャルパルスHINFが供給される。そ して、MOSFBTQ6のゲートには、次段の第

1 回路の出力信号 O U T 1 が供給される。 半ビット分の単位回路(第 1 の回路)は、上記の ような M O S F E T Q 1 ないし Q 6 等により標成 され、同様な第 2 の回路が上記第 1 の回路と上下 対称的に描かれている。

上記第1の回路の対をなす半ピット分の第2の 画路は、MOSFBTQ7ないし口11等からMO SFBTQ7ない出力動作を行うMO SFBTQ7のドレインのは、クロストレインのはは、クロストレインには、クロストレインには、クロストレインには、クロストリートには、大田のではは、クロートには、第2の回路の一方向性者は、第2の回路の人力である。第2の通して供給される。第2の回路の人力には、MOSFBTQ180。Q101を介にはオワード用のイニシャルルストで、からにフォリーにはオリードのイニシャルルストで、からになって、MOSFBTQ35は、後述するような リバース用のイニシャルバルスHINRを記憶する記憶慣報NI3によって制御される。

出力信号OUT2ないしOUT4に対応した他 の単位回路も上記出力端子OUT1の単位回路と 基本的には同一の回路から構成される。それ故、 MOSFETに付した国路記号を省略するもので ある。ただし、出力OUT2とOUT3は、双方 向のシフト動作を行うため、それぞれの第1と第 2の回路のダイオードMOSFBTを介した出力 ノードに設けられるリセット回路の構成及び信号 伝達方向を決めるMOSFBTの構成が若干異な るものである。すなわち、出力OUT2とOUT 3に対応した第1の回路と第2の回路からなる単 位回路では、リセット用MOSFETはそれぞれ 4個からなり、上記イニシャルバルスHINFと HINR及び隣接する両単位回路の出力信号によ りりセットが行われる。そして、信号伝達用MO SFETは、上記フォワード又はリバースの両制 御信号とタイミングパルスH1によりスイッチ制 御されるMOSFETが双方に設けられる。そし

て、出力OUT4に対応した単位回路は、右端に配置されるため、左方向(リバース)のみへのシフト動作を行うため、上記リセット回路と信号伝連用MOSFETが出力OUT1に対応した上記単位回路とは逆になるものである。

ニシャルパルス HINRを受けるMOSFETQ 114及び出力OUT4を受けるMOSFETQ 115が設けられる。すなわち、リバース用イニシャルパルスHINRが供給されたときと、フォワード方向のシフト動作において最終段OUT4までシフト動作が行われたとき、上記フォワードシフトを指示する記憶情報(N5)がリセットされる。

上記記憶MOSFETQ112は、タイミングパルスH1に同期して、シフト方向を決めるMOSFETをスイッチング動作する。そのため、ノードN6は、タイミングパルスH2を受けるMOSFETによって、タイミングパルスH2がハイレベルのときにロウレベルにリセットされる。これにより、後述するようなタイミングパルスH2がハイレベルにされたときの半ピット分のシフト動作が行われる。

同図に点線で示した回路Bは、リバース方向の シフト動作を決める制御信号を形成する。リバー ス用のイニシャルバルスHINRは、ダイオード 形態のMOSFETQIO3を介してMOSFE TQ102のゲート (ノードN12) に伝えられ る。このMOSFETQ102は、そのゲート容 量を記憶手段とし、上記イニシャルパルスHIN Rの入力を記憶する。このMOSFETQ102 のドレインには、タイミングパルスH1が供給さ れる。そして、MOSFETQ102のゲートと ソースとの間には、ブートストラップ容量が設け られる。上記入力回路Bのリセットのために、ノ - FN 1 2 と国路の接地電位 HSとの間には、フ *ワード用イニシャルパルスHINFを受けるM OSFETQ104及び出力OUTlを受けるM OSFETQ105が設けられる。すなわち、フ * ワード用イニシャルパルスHiNFが供給され たときと、リバース方向のシフト動作において最 終段OUT1までシフト動作が行われたとき、上 記りパースシフトを指示する記憶情報(N 1 2) のリセットが行われる。

上記記憶MOSFETQ102は、タイミング パルスH1に同期して、シフト方向を決めるMO

オワード方向に信号を伝達するMOSFETがオン状態になる。また、フォワードイニシャルパルスHINFのハイレベルによりMOSFETQ101がオン状態になって出力OUT1に対応した単位国路における第2の回路の入力であるノードN1にハイレベルがセットされる。このとき、第2の回路では、タイミングパルスH1のハイレベルによりMOSFETQ8がオン状態になってりセット状態になっている。

タイミングパルスH2がハイレベルになると、リセットMOSFETがオン状態になってノードN6をロカレベルにする。これにより、各単位四路間でフォワード方向に信号を伝達するMOSFETがオフ状態になる。上記タイミングパルスH2のハイレベルにより上記第2の回路は、配憶用MOSFETQ7を通してノードN2をハイレベルに立ち上げる。このノードN3に伝えられる。この日路の入力であるノードN3に伝えられる。このとき、第1の回路は、タイミングパルスH2の

SFETをスイッチング動作する。そのため、ノードN13は、タイミングパルスH2を受けるMOSFETによって、タイミングパルスH2がハイレベルのときにロウレベルにリセットされる。これにより、後述するようなタイミングパルスH2がハイレベルにされたときの半ビット分のシフト動作が行われる。

上記第1図に示したダイナミック型シフトレジスタのフォワード方向の動作の一例を第2図に示したタイミング図を参照して次に説明する。

フォワード方向のシフト動作のときにはフォワード方向のシフト動作のときにはフォワード用のイニシャルパルスHINFをハイレベルにする。これにより、各リセットMOSFETM オン状態になって各ノードがリセット B T C T L L L S を介してノードNSもハイレベルにとれる。タイミン状態のMOSFETQ113を介しなる。タイミン状態のMOSFETQ113を介してノードNSがハイレベルにされる。このノードNSのハイレベルにより各単位回路間においてフ

ハイレベルによりMOSFETQ2がオン状態となってリセット状態になっている。

タイミングバルスHIがハイレベルになると、 上記ノードN3のハイレベルによりオン状態にな っているMOSFETQ1を通して出力OUT1 がハイレベルにされる。上記タイミングパルスH 1のハイレベルにより第2の回路のノードN2は、 MOSFETQ8を通してロウレベルにリセット される。また、ノードNSは、タイミングパルス H1のブートストラップがかかり高レベルにされ、 タイミングパルスHLのハイレベルをノードN6 に伝える。これにより、フォワード方面に信号伝 連を行うMOSPBTQ12がオン状態になる。 したがって、出力OUT1のハイレベルが、ダイ オード形態のMOSFETQ3と上記MOSFE TQ12を通して出力OUT2の第2の回路の入 カノードNTに伝えられるものである。また、出 カロUTIのハイレベルがMOSFETQ108 をオン状態とし、ノードN1をロウレベルにりセ ットする。

タイミングバルスH2かにないれていたなけることをいい、イトングバルスH2かになけることをいるとの関係におけることをいるとの関係をいた単位の関係では、リックをはいるとのでは、リックをはいるとのでは、リックをはいる。このは、リックをはいる。というでは、リックをはいる。というでは、リックをはいる。というでは、リックをはいる。というでは、リックのでは、リックには、ロースをは、リックには、ロースを

そして、タイミングパルスH1がハイレベルになると、前記出力OUT1に対応した第1の回路の動作のときと同様に、上記入力ノードのハイレベルによりオン状態になっている記憶用MOSFETを通して出力OUT2がハイレベルにされる。

th)になる。タイミングパルスH1がハイレベルになると、上記オン状態のMOSFETQ103 を介してノードN13がハイレベルにさされる。このノードN13のハイレベルにより各単位回路においてリバース方向に信号伝達するMOSFETがオン状態になる。また、ングパルスH1のSFETがポンスH1のSFETがおけると対している。また、タイミングパルスH1を出力ののより、第2の回路では、タイミングパルスH1ののよりには、タイミングパルスH1ののよりによりがオン状態になってのいる。H1のとき、第2の回路では、タイミングパルスH1のとき、第2の回路では、タイミングパルスH1のといくないによりリセットがかけられている。

タイミングパルスH2がハイレベルになると、リセットMOSFETがオン状態になってノードNi3をロウレベルにする。これにより、各単位回路間でリバース方向に増号伝達するMOSFETがオフ状態になる。上記タイミングパルスH2のハイレベルにより上記第2の回路は、記憶用M

上記タイミングパルスH1のハイレベルにより第 2の回路の入力ノードN7は、上記MOSFET Qi2とMOSFETQ6を通してノードN4と ともにロウレベルにリセットされる。上記第2の 回路の出力ノードは、タイミングパルスH1のハ イレベルによってオン状態にされるリセットMO SFETによってリセットされる。

以下同様な動作の繰り返しにより、出力OUT 4までフォワード方向にタイミングパルスH1と H2に同期して半ビットづつのシフト動作が行わ れるものとなる。

上記第1図に示したダイナミック型シフトレジスタのリバース方向の動作の一例を第3図に示したタイミング図を参照して次に説明する。

リバース方向のシフト動作のときにはリバース 用のイニシャルバルスHINRをハイレベルにする。これにより、各リセットMOSFETがオン 状態になって各ノードがリセットされるとともに、 ダイオード形態のMOSFETQ103を介して ノードN12も前紀同様にハイレベル(Vcc-V

OSFETを通してノードN9をハイレベルに立ち上げる。このノードN9のハイレベルはダイオード形態のMOSFETを通して第1の回路の入力であるノードN10に伝えられる。このとき、第1の回路は、タイミングパルスH2のハイレベルによりリセット用MOSFETがオン状態となってリセットされている。

 ダイオード形態のMOSFBTと上記リバース方向の信号伝達を行うMOSFBTを選して出力OUT3の第2の回路の入力ノードN14に伝えられるものである。

そして、タイミングパルスH1がハイレベルに

なると、前記出力OUT4に対応した第1の回路の動作のときと同様に、上記入力ノーギののイレベルによりオン状態になっている記憶用MOSFと正な力OUT3がハイレベルにより第1ののはライミングバルスH1のハイレードとももあってリセットを通してカードの場合を通してカードの出まっていまったがパルスH1のハイトとしてカードは、タイミングパルスH1のハイトとでは、タイミングパルスH1のハイトには、タイミングパルスH1のハイトには、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンがパルスH1のハインでは、カーンでは、

以下同様な動作の繰り返しにより、出力OUT 1までリバース方向にタイミングパルスHIとH 2に問期して半ビットづつのシフト動作が行われるものとなる。

第4図には、上記ダイナミック型シフトレジス タが用いられる固体機像装置の一実施例の要部回 路図が示されている。同図では、3行、2列分の 回路が代表として例示的に示されている。同図の

各回路素子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリンコンのような1個の半導体基板上において形成される。なお、同図のMOSFBTに付した回路記号と、第1図に示したMOSFBTの回路記号と重複したものがあるが、それぞれ別個の回路機能を持つものであると理解されたい。

1つの商素セルは、フォトダイオードD!と垂 遺走査線V1にそのゲートが結合されたスイッチ MOSFBTQ101と、水平走査線H1にその ゲートが結合されたスイッチMOSFBTQ101 2の直列回路から構成される。上記フォイタ ードD1及びスイッチMOSFBTQ101。 102からな他の同様な面面素セル(D2、ロイカー 配置されるも等の出力ノードは、同図に結合されたの Q104)等の出力ノードは、同図に結合は の行についても上記同様な面素セルが視る。 他の行についても上記同様な面素サロルが表。 他の行についた重直走査線V1が平行して配置される。

この垂直走査線Viには、上記のようにそれに対応した商業セルのスイッチMOSFETQ IOI、Q103等が結合される。このことは、例示的に示されている他の行の垂直走査線V2及びV3においても同様である。

水平走査線は、同図において経方向に延長され、 同じ列に配置される適素セルのスイッチMOSF BTQ102、Q106、及びQ110のゲート は、共通の水平走査線H1に結合される。他の列 に配置される画素セルも上記同様に対応する水平 走査線H2等に結合される。

上記垂直走査線V1、V2及びV3は、上記水 平信号線HSiないしHS3を縦(垂直) 方向に 延長される出力線VSに結合させるスイッチMO SFBTQ113ないしQ115のゲートにも結 合される。この出力線VSとパイアス電圧VBと の開には、読み出し用の負荷抵抗Rが設けられる。 この負荷抵抗Rを進して、 西蓋をしれた光信号に対 応した電流が流れることによって、その両素セル からの読み出し動作と、次の読み出し動作のためのりセット (ブリチャージ) 動作とが同時に行われる。上記負荷抵抗 R により得られた電圧信号は、プリアンプ P A によって増幅され、図示しない出力回路を通して出力される。

この実施例では、上記各行の水平信号線HSIないしHS3には、スメア、ブルーミング等の偽信号を除去するために、リセット用MOSFETQ120ないしQ122は、後述するようなタイミング関係をもって水平帰線期間内にオン状態にされ、各水平信号線HS1ないしHS3等にパイアス電圧VBを供給するものである。

これらのリセット用MOSFBTQ120ない しQ122の動作は次の通りである。垂直走査線 V1がハイレベルのとき、第1行目の統み出し動 作が水平走査線H1,H2・・・・が時系列的に 観次ハイレベルにされることによって行われる。 すなわち、このようにして次々に選択される画索 セルのフォトダイオードに蓄積された光信号に対

なお、垂直走査線V1. V2. V3・・・等の 選択信号を形成する垂直シフトレジスタVSRと して、上記同様に双方向のダイナミック型シフト レジスタを用いると、上下が逆転した映像信号を 得ることもできる。上記のように水平及び垂直シフトレジスタとして、双方向のダイナミック型シ 応した電波が流れることによって、その顕素セルからの読み出し動作と、次の読み出し動作のためのリセット(プリチャージ)動作とが同時に行われる。上記負債抵抗Rにより得られる上記光電流に対応した電圧信号は、プリアンプPAによって増幅され、図示しない出力回路を通して出力される。

上記1つの行の読み出しが終了すると、水平帰線期間に入る。この期間において上記趣産走査網Vlはハイレベルからロウレベルにされ、非選択状態に切り換えられる。そして、リセット信号RSがハイレベルにされ、上記各リセット用MOSFETQ120ないしQ122をオン状態にする。これによって、非選択状態の水平信号線HS2等に発生した前述したような偽信号のリセットが行われるものである。

上記のような固体協像装置の水平走査線 H 1 . H 2 · · · 等を順次道訳する選訳信号を形成する 水平シフトレジスタ H S R として、第 1 図に示し たような双方向のダイナミック型シフトレジスタ

フトレジスタを用いて、それぞれ共にリバース方 向のシフト動作を指示すると、被写体を180 * 回転させた映像信号を得ることができる。

例えば、上記機能をビディオテープレコーダ用の固体摄像装置に設けて、スイッチの操作により任意に指定できるようにすると、それを用いて左右逆転、上下逆転及び180°回転させた撮影が可能になるから、トリック撮影等のような遊びができるものとなる。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(II) 第1のタイミングバルスとノンオーバーラップのもとに位相が異なる第2のタイミングバルスとがそれぞれドレインに供給され、そのゲート容量を記憶手段とし、ソースから出力信号を送出させるMOSFETと、上記MOSFETのゲートとソースとの間に設けられた容量手段と、上記MOSFETのソースの信号を伝える一方向性素子とをそれぞれ含む第1と第2の回路を一対とする複数の単位回路と、信号伝達方向を沢一的に指示す

②信号伝達方向を指示するパルスとしてイニシャルパルスを利用することにより、外部端子数の増加を訪止しつつ一方から他方又はその逆方向に向かって選択的にシフト動作を行わせることが可能になるという効果が得られる。

(3)上記ダイナミック型シフトレジスタを磁体振像

第4図に示した団体撮像装置の垂直信号線は、 奇数フィールドと偶数フィールドとで1本分づい せて一対づつ選択状態にするようにしてもよか。 これにより、インタレースに対して空間的重心を 上下に移動させた画像信号を得ることができる。 この場合、上配一対つづ選択される水平信号線に 対応して一対からなる出力級を設けるものとして もよい。このように、固体摄像装置の具体的構成 は種々の実施例形態を課ることができる。

この発明は、前記固体操像装旗の他、前記のように選択的に双方向に信号伝達が可能にされた信 号伝達回路やダイナミック型シフトレジスタを含む各種半導体集積回路装置に広く通用できるものである。

(発明の効果)

.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、第1のタイミングパルスとノンオーバーラップのもとに位相が異なる第2のタイミングパルスとがそれぞれドレインに

装置の走査タイミング信号を形成するシフトレジスタに用いることによって、被写体を左右、上下逆転されたと等価の摄影が可能になるとともにそれを実装するパッケージの小型化が可能になるという効果が得られる。

(4) 上記(3) により、ミラーを用いて撮影を行っても、 逆転した被写体をもとに関した映像信号を得るこ とができるから、監視カメラを天弁又は壁の中に 鉄め込んでも適常の映像信号を得ることができる という効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸脱しない い範囲で積々変更可能であることはいうまでもない。例えば、第1図の実施例回路において、りせ ット用MOSFETを省略するものであってもよい。この場合には、例えば、論理"1"の信号が タイミングパルスH1とH2に応じて双方向に選 訳的に類次伝達されるという信号伝達回路を構成 することができる。

供給され、そのゲート容量を記憶手段とし、ソー スから出力信号を送出させるMOSFBTと、上 紀MOSFETのゲートとソースとの間に設けら れた容量手段と、上記MOSFETのソースの信 号を伝える一方向性素子とをそれぞれ含む第1と 第2の回路を一対とする複数の単位回路と、信号 伝達方向を択一的に指示する制御信号によりそれ ぞれスイッチ制御され、上記一方向性素子を通し た信号を前段又は次段に配置される第1又は第2 の回路のMOSFETのゲートに伝える一対のス イッチMOSFET及び一方と他方の端に配置さ れる単位回路に上記期御信号によって択一的に動 作状態にされる一対の入力回路とにより信号伝達 回路を構成するとともに、上記信号伝達方輌を指 示する制御信号を一方向性素子を介して信号伝達 方痢を兼ねるイニシャルパルスがゲートに供給さ れ、ドレインに上記第1のタイミングパルスが供 給される信号伝達方向を記憶するMOSFBTの ソースから出力させることによって、双方向の信 号伝達動作が可能になる。

4. 図面の簡単な説明


第1回は、この発明が適用されたダイナミック型シフトレジスタの一実施例を示す回路図、

第2図は、上記ダイナミック型シフトレジスタ のフォワード方向の動作の一例を説明するための タイミング図、


第3回は、上記ダイナミック型シフトレジスタのリバース方向の動作の一例を説明するためのタイミング図、

第4図は、上記ダイナミック型シフトレジスタ が適用される遺体操像装置の一実施例を示す要部 回路図である。

VSR・・垂直シフトレジスタ、HSR・・水 平シフトレジスタ、PA・・プリアンプ





第 1 図



-708-

. .





HSR: 水平シフトレジスタ VSR: 発動シフトレジステ PA: ブリアンブ